半导体行业增速放缓，先进封装技术带来新机会

半导体行业正处于转折点。越先进的芯片，设计和制造成本越来越高，有关摩尔定律“消亡”的论点不绝于耳。目前，先进封装技术越来越受关注，被视为延续摩尔定律的新路径。

芯片垂直产业链包括设计、制造和封测。在今年整个半导体行业增速放缓，甚至有可能负增长的背景下，但先进封装产业仍有望高速增长，英特尔、三星、台积电等芯片巨头也频频亮剑，推出自己的新技术。

近期，在英特尔先进封装技术解析会上，英特尔院士兼技术开发部联合总监Ravi Mahajan对第一财经等媒体表示，“整个业界都在不断推动先进多芯片封装架构的发展，以更好满足高带宽、低功耗的需求。英特尔拥有多项关键的基础技术，包括像EMIB、Foveros还有Co-EMIB等都是MCP（多芯片封装）高密度实现的关键。”

根据市场调研机构Yole的《先进封装产业现状（2019年版）》报告，半导体行业在2017年和2018年经历了两位数的增长，收入不断创纪录后，2019年将放缓增长(同比负增长)。然而，先进封装仍有望保持增长势头，同比增长约6%。

该报告预计，先进封装市场将实现8%的复合年增长率，2024年市场产值将达到440亿美元。相反，传统封装市场同期的复合年增长率仅2.4%。整体而言，集成电路封装市场的复合年增长率将达5%。

传统的封测代工厂商如日月光、江苏长电等正面临来自台积电、联电和其他晶圆代工厂的竞争。这些晶圆制造厂进入该行业已达数年，台积电正在争夺高端封装业务，而英特尔、三星等IDM厂商内部也有封测业务。

例如，3D封装领域，台积电预计于2020年导入量产SoIC（系统整合单晶片）和WoW(晶圆对晶圆)等3D封装技术，2021年将会大量生产。

如何看待台积电的封装技术？英特尔封装研究事业部组件研究部首席工程师Adel Elsherbini表示，“英特尔的3D封装技术结合了3D以及2D堆叠的两项优势，在这个领域台积电的SoIC做不到。第二个就是我们的ODI全向互连，可以通过在小芯片（chiplet）之间的布线空隙来实现，这一点也是我们与SoIC之间的不同之处。”

小芯片是一块物理硅片，上面封装了一个完整的IP子系统。通过封装级集成，多个小芯片与底层基础芯片封装在一起，形成多功能异构系统化封装芯片。通过这一技术，工程师可以像搭积木一样，在芯片库里将不同工艺的小芯片组装在一起实现不同功能。

Adel介绍称，通过把不同功能属性的小芯片连接并放在同一封装里，可以实现接近于单晶片的特点性能和功能。

为了实现这一目标，英特尔也推出了一系列技术，从纵向、横向等各个角度实现密度更高的多芯片集成。一种用于堆叠裸片的高密度垂直互连，可以大幅度提高带宽，同时也可以实现高密度的裸片叠加；第二种是全局的横向互连，未来会随着小芯片使用越来越普及；第三种是全方位互连，“通过全方位互连可以实现我们之前无法达到的3D堆叠带来的性能。”

不过，先进封装在延续摩尔定律的同时也面临散热、测试难度等多方面的挑战。

散热是3D堆叠最棘手的问题之一。由于裸片（die）上下垂直堆叠在一起，热量很难散发。对此，Ravi Mahajan回应称，冷却是3D封装技术重要的考虑方向。不过他也表示，目前有技术可以更好地减少底部裸片上的热区和热点，也可以通过单片分割技术更好地解决这点。另一方面，可以进一步减少从底部裸片到上部裸片的热传导，更好改善热属性，解决冷却问题。

更复杂的封装技术意味着测试也更难。常规的芯片测试中，一个芯片测试后进行封装再进行整体测试。而系统化封装中，对每个小芯片的性能测试以及整体系统的测试无疑让芯片测试变得更加复杂。

Babak Sabi称，小芯片数量的增加以及面积的大幅度缩小的确可能在未来成为一个重要的问题，“这也就是为什么我们确保采用全部的技术能力以及创新的解决方案对每个芯片都进行更加完整、更好的测试，同时我们也必须要确保在芯片集成到最终产品的时候，对终端产品进行更加完整的测试。只有这样才能满足更好的质量和具体的性能需求。”

在被问到新的封装技术是否会让其他客户使用时，Babak Sabi表示，如果客户通过英特尔代工的形式合作，可以把3D封装技术授权给其使用。他补充称，“之前Altera这家公司就是用我们的3D封装技术，但是现在已经被英特尔收购。”