后摩尔时代,芯和如何解决先进封装挑战?

来源:爱集微 #芯和半导体#
2.7w

集微网消息,10月22日,国内EDA、滤波器行业的领军企业芯和半导体的年度用户大会XTUG(Xpeedic Technology Users Group)正式召开。芯和半导体技术专家就2.5D/3D异构集成对电磁仿真的挑战和解决方案做了详细介绍。

近年来,随着人工智能、5G通讯、大数据、云端等计算应用相互融合,更强大的高性能计算(HPC)芯片支持成为刚需。而后摩尔时代传统封装技术已入不敷出,2.5D/3D异构集成封装技术需求不断提升。同时,HBM(High Bandwidth Memory)较传统的DRAM具有较好的数据带宽,已广泛应用于图形加速器、数据中心、高速交换网络器设备等,能够助力系统提升算力。

不过该技术专家指出,由于互连结构的复杂,2.5D/3D芯片设计者常面临信号完整性问题,比如:反射、插入损耗,串扰噪声及电源或者地噪声;另外,基于3DIC仿真的要求,有限元方法FEM 需要更大量的网格来精确表述趋肤效应和邻近效应,保证仿真精度,大大降低了仿真效率。

此外,先进封装还对求解器提出了更高要求。先进封装设计高速信号IO数量庞大,大量的互连结构同时提取S参数,才能准确反映系统中的时序和串扰关系。大规模求解需要求解器具备很好的扩展性scalability。

也正因为3DIC作为一个新的领域,之前并没有成熟的设计分析解决方案,使用传统的脱节的点工具和流程给设计收敛带来巨大的挑战。早些时候,芯和半导体联合新思科技发布了“3DIC先进封装设计分析全流程”EDA平台,将芯和2.5D/3DIC先进封装分析方案Metis与新思 3DIC Compiler现有的设计流程无缝结合,是业界首个用于3DIC多芯片系统设计分析的统一平台,能够为用户提供从开发、设计、验证、信号完整性仿真、电源完整性仿真到最终签核的3DIC全流程解决方案。

该平台充分发挥了芯和在芯片-Interposer-封装整个系统级别的协同仿真分析能力;同时,它首创了“速度-平衡-精度”三种仿真模式,帮助工程师在3DIC设计的每一个阶段,能根据自己的应用场景选择最佳的模式,以实现仿真速度和精度的权衡,更快地收敛到最佳解决方案。

目前,芯和半导体已经推出针对2.5D/3D先进封装的设计平台,提供从前仿真分析,到后仿真EM网格剖分、求解,S参数后处理计算,时域仿真的完整解决方案。

在前仿真分析平台方面,芯和产品拥有RDL与 Meshed Ground,及TSV阵列前仿真分析,在具备合适的布线前仿真,提高设计质量的同时,缩短了设计周期,大幅提高一次成功率;至于后仿真分析平台,芯和的大规模电磁场求解器使能多芯片2.5D/3DIC信号电源完整性分析。不仅如此,芯和半导体旗下ChannelExpert集成了一种快速、准确和简单的方法来评估、分析和解决高速通道信号完整性问题,同时内置业内最先进的时域仿真引擎、电磁场仿真引擎和频域级联技术。

此外,芯和半导体拥有智能化网格剖分技术,能够实现自动的网格加密、以最少的网格数量达到所需的精度。随着EDA工具在半导体先进工艺节点和先进封装上不断得到验证,芯和也将为用户提供更快更高效的产品方案。

责编: 朱秩磊
来源:爱集微 #芯和半导体#
THE END

*此内容为集微网原创,著作权归集微网所有,爱集微,爱原创

关闭
加载

PDF 加载中...