让复杂电路在多个芯片单元上高效协同，既需要硬件资源，也需要软件工具的有效配置。福州大学“芯路智构”团队将研究视角投向多FPGA、多芯片系统的划分与互连优化，围绕电路如何分配、信号如何传输等问题开展算法研究，探索为国产FPGA设计工具提供支持。
FPGA，即现场可编程门阵列，是一种能够通过配置实现不同数字逻辑功能的芯片。工程师借助设计工具，将电路安排到芯片的可编程资源上。当设计规模扩大，需要多个芯片单元共同承担任务时，资源和连接的安排就成为影响系统表现的重要因素。
团队围绕项目难点开展研讨。芯路智构项目团队供图。
增加芯片数量，可以扩展容量，也会带来协作难题。把联系紧密的电路模块安排在一起，有助于减少跨片通信，却可能使局部资源紧张；将任务分得更均衡，又可能增加信号传输的负担。如何兼顾资源分配与通信效率，是团队持续研究的问题。
围绕这一问题，“芯路智构”将逻辑划分、资源均衡与互连约束结合起来考虑，研究在分配电路模块时提前识别连接条件，减少前后设计环节之间的冲突。对于需要共享有限连线的信号，团队还关注时分复用比例的优化，协调线路使用与传输延迟之间的关系。
研究积累为项目提供了支撑。项目负责人、福州大学博士研究生林家伟作为第一作者完成的多FPGA系统裸片级路由时分复用比例分配论文发表于国际会议DATE2026，相关研究为项目的互连优化方向提供了学术基础。
在项目推进中，团队还关注算法与设计流程的衔接。电路信息如何读入、资源和连接约束怎样描述、优化结果如何交给后续工具，都是从研究方法走向工程应用需要回答的问题。团队围绕工具适配与案例验证梳理任务，逐步探索可复用的软件模块。
团队开展开发测试讨论。芯路智构项目团队供图。
这项研究也成为学生协作开展创新实践的载体。团队由一名博士研究生、四名硕士研究生和五名本科生组成，成员围绕科研、统筹协调、需求分析与项目展示分工协作，从不同环节参与同一个技术问题的研究与推进。
对团队而言，理解应用需求与深化专业研究相互促进。技术研究需要说明方法解决了什么问题，需求分析需要厘清工具服务于哪些场景，项目组织则把各项工作衔接起来。学生在参与中逐步认识到，一项算法成果的价值，还体现在它能否与具体设计条件建立联系。
从电路模块的分配，到跨芯片信号的传递，“芯路智构”选择在设计工具的具体环节持续研究。团队希望将算法积累转化为面向复杂设计的工具能力，为国产FPGA工具链的发展贡献高校青年的专业力量。沈成平、林家伟、廖炳坤
